硅微电子学

具有量化噪声抑制的小数分频器

黄兆磊 卢 磊 唐长文

(复旦大学专用集成电路重点实验室,上海,201203) 2010-12-02 收稿,2011-02-16 收改稿

摘要:介绍了一款用于分数分频频率综合器的具有量化噪声抑制功能的小数分频器。使用4/4.5 双模预分频器,将分频步长降为 0.5,使带外相位噪声性能提高 6 dB。 $\Sigma \Delta$ 调制器和分频器的配合使用一种非常简单的编程方式。采用同步电路消除异步分频器的抖动。采用该分频器的频率综合器在 SMIC 0.18 μ m RF 工艺下实现,芯片面积为1.47 mm×1 mm。测试结果表明,该频率综合器可以输出1.2~2.1 GHz 范围的信号。测试的带内相位噪声小于- 97 dBc/Hz,在 1 MHz 频偏处的带外相位噪声小于- 124 dBc/Hz。在 1.8 V 的电源电压下,消耗的电流为 16 mA。

关键词:分频器;分数分频频率综合器;量化噪声抑制 中图分类号:TN432;TN772 文献标识码:A 文章编号:1000-3819(2011)02-0190-06

A Fractional Frequency Divider with Quantization Noise Suppression

HUANG Zhaolei LU Lei TANG Zhangwen

(State Key Laboratory of ASIC & System, Fudan University, Shanghai, 201203, CHN)

Abstract: This paper presents a fractional frequency divider with quantization noise suppression used in a fractional-N frequency synthesizer. By using a 4/4.5 dual-modulus prescaler, the step size of the divider is reduced to 0.5 and thus the out-of-band phase noise performance is improved by 6 dB. A simple programming method is introduced which is important for the cooperation of the divider and the $\Sigma\Delta$ modulator. A synchronizer is adopted to eliminate the jitter accumulation of asynchronous dividers. A frequency synthesizer using the frequency divider presented here is implemented in SMIC 0.18 μ m RF process and the die size is 1.47 mm × 1 mm. Measurement results show that the tuning range of the frequency synthesizer is from 1.2 GHz to 2.1 GHz. The measured in-band phase noise is less than - 97 dBc/Hz@ 10 kHz, the out-of-band phase noise at 1 MHz frequency offset is less than - 124 dBc/Hz. The frequency synthesizer consumes 16 mA from a 1.8 V voltage supply.

Key words: divider; fractional-N frequency synthesizer; quantization noise suppression EEACC: 2570; 1230

^{*} 基金项目: 国家自然科学基金资助项目(60876019); 国家科技重大专项资助项目(2009/2X01031-002-003-02); 上海市青年启明星计划资助项目(09QA1400300); 国家科技人员服务企业行动项目(2009GJC00046); 专用集成电路与系统国家重点实验室自主课题项目。(09MS007), (09MS007), (09MS007),

^{© 17873.99(11 1} China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net 联系作者: E-mail: zwtang@fudan.edu.en

引 言

采用一次变频接收机架构的数字电视调谐器, 需要一个宽带频率综合器来产生本振信号。为了在 814 MHz 的宽频率范围内均满足数字电视调谐器 对相位噪声的苛刻要求,必须采用分数型频率综合 器。因为分数型频率综合器可以在提供窄信道间隔 的同时采用大的环路带宽,可以同时实现低相位噪 声、低参考输入杂散和快速的锁定时间^[1]。

分数型频率综合器主要基于由ΣΔ 调制器和整 数型分频器组成的分数型分频器。ΣΔ 调制器产生 伪随机的二进制整数序列来动态地改变整数分频器 的分频比,使它的平均值为小数。实际的分频比总是 偏离所要求的小数分频比,因而存在量化误差。ΣΔ 调制器中的量化误差会引起高通的量化噪声并降低 频率综合器的相位噪声性能。为抑制量化噪声并降低 频率综合器的相位噪声性能。为抑制量化噪声,可以 使用更高阶的环路滤波器,或者减小环路带宽。实际 应用中滤波器的阶数一般不会超过3,因为阶数越高 相位裕度越低,可能引起环路不稳定,限制了第一种 方法的应用。第二种方法违背了利用小数分频提高 环路带宽的初衷。

如果将锁相环中分频器的分频步长降为0.5,便 可以减少∑∆调制器贡献的量化噪声,使带外的相位 噪声降低6dB^[2]。文中使用4/4.5预分频器实现0.5 分频步长。另外,用一种非常简单的编程方式实现调 制器和分频器的配合,并采用同步电路来消除异步 分频器的累积抖动。

文中的组织如下:第一部分介绍量化噪声抑制 技术的原理;第二部分介绍分频器结构和原理;第三 部分是各模块的具体实现;第四部分给出了测试结 果;最后是结论。

1 量化噪声抑制技术原理

图 1 是小数分频锁相环的频域模型,为了清晰, 图中噪声源只画出了参考时钟噪声 $\theta_{ref}(t)$ 和 Δ 调制器量化噪声 $e_q[z]$ 。图中 $H_{nef}[z]$ 是 Δ 调制器的噪声 传输函数。假设 $e_q[z]$ 的s 域表示为 $\theta_{dsm}(s)$,则由这个 模型可以推出,量化噪声到相位噪声的传输函数为: $\frac{\theta_{out}(s)}{\theta_{dsm}(s)} = \left\{ H_{nef}[z] \frac{2\pi z^{-1}}{1-z^{-1}} \right\}_{z=e^{sT}} \frac{1}{N+\alpha} \frac{\theta_{out}(s)}{\theta_{det}(s)}$ (1)

式中利用了z域到s域的转换公式 $z = e^{sT}$, T为采样 器同时开始计数, 当计数到S个脉冲后, 吞计数器停 周期。19时以证明, 调制器输入量化噪声。[3]是 密噪Publis 出计数, 发出改变分频模式的控制 信号 mod, 使预分^t



图1 小数锁相环量化噪声线性模型^[3]

Fig. 1 The fractional-N PLL linearized quantization noise model

声^[3],量化阶梯为分频器的步长,设为Δ,则量化噪 声的均方值为 Δ^2 /12。噪声能量均匀分布在采样带宽 内,ΣΔ 调制器的采样频率近似为 f_{ref} ,所以量化噪声 的功率谱密度 $S_r(f) = \Delta^2/(12f_{ref})$ 。量化噪声引起的 输出相位噪声可由(2)式表示为:

$$s_{\theta_{\text{out}}}(f) \Big|_{\Delta} = \left| \frac{\Theta_{\text{out}}(j 2\pi f)}{\Theta_{\text{lsm}}(j 2\pi f)} \right|^{2} S_{r}(f)$$

$$= 10 \log \frac{\pi^{2} \Delta^{2}}{12 f_{\text{ref}}(N + \alpha)^{2}} \Big|_{\frac{1}{\sin \frac{\pi f}{f_{\text{ref}}}} H_{\text{ntf}}\left[e^{j\frac{2\pi f}{f_{\text{ref}}}}\right] \frac{\Theta_{\text{out}}(j 2\pi f)}{\Theta_{\text{ef}}(j 2\pi f)} \Big|^{2}$$

$$(2)$$

由于 $H_{\text{nuf}}[z]$ 是高通的,所以量化噪声对相位噪声的 影响主要体现在高频,主要影响带外的相位噪声性 能。由(2)式可以看到, Δ 每降低一半,带外相位噪声 减少 6 dB。

2 系统架构

图 2 是文中采用的分频器结构。它由 M/M+ 0.5 双模前置预分频器、可编程计数器和吞计数器、 同步电路以及 $\Sigma \Delta$ 调制器组成。与传统的实现方法 相比,它用 M/M+ 0.5 预分频器取代 M/M+ 1 预分 频器,以实现 0.5 分频步长。



Fig. 2 Divider architecture

它的工作原理是: 当分频器置位时, 预分频器首 先工作在 *M* + 0.5 分频模式, 程序计数器和吞计数 (3)

频器工作在*M*分频模式,程序计数器继续计数,计 满 *P*个脉冲后,发出置位信号,开始新一轮的计数。 因此,分频器的分频比是:

$$N = \frac{(M + 0.5) \cdot S \cdot T_{vo} + M \cdot (P - S) \cdot T_{vo}}{T_{vo}} = \frac{M \cdot P + 0.5S}{S}$$

由(3)式可见,如果*S*以1为步长变化,则分频器的步长为0.5,与传统实现相比量化阶梯降低了一半,由第二部分的分析可知带外相位噪声性能将会提高6dB。

ΣΔ 调制器和分频器的配合需要复杂的编程, 采用0.5 分频步长后,编程方式需要作相应的调整。 采用一种比较简单的编程方式, *P* 和 *S* 的值可以从 动态分频比的二进制代码直接得到。

由于采用了 M/M+ 0.5 预分频器,分频器本身 可以实现精度为0.5 的小数分频,要实现小于0.5 的 分频精度需要 $\Sigma \Delta$ 调制器,因此将分频比小于0.5 的 小数部分作为 $\Sigma \Delta$ 调制器的输入。假设分频比 N.a的二进制编码具有 n 位整数 p 位分数,表示为 b_{n-1} $b_{n-2}...b_0.b_{n-1}...b_{n-p}$,则 $\Sigma \Delta$ 调制器的输入为 $2(.a-...b_{n-1}) = ...b_{n-2}...b_{n-p}$,将输出序列y[n] 加到 $2(N.b_{n-1})$ 上 求得动态分频比为 $N.b_{n-1} + 0.5 y[n]$,因此分频步 长为 0.5。y[n] 的平均值为 $..b_{n-2}...b_{n-p} = N.a$ 。

$$\diamondsuit N \cdot b^{-1} + 0.5 \ y[n] = MP + 0.5S, \ \square$$

$$d_{n-1}2^{n-1} + \dots + d_k2^k + d_{k-1}2^{k-1} + \dots +$$

$$d_0 + d_{-1}2^{-1} = 2^k (d_{n-1}2^{n-k-1} + \dots +$$

$$d_k) + 0.5(d_{k-1}2^k + \dots + d_02 + d_{-1}) =$$

$$M \cdot P + 0.5S$$

$$(4)$$

其中, $d_{n-1}d_{n-2}...d_{0}$. d_{-1} 是N. b_{-1} + 0. 5y[n]的二进 制编码。可以看到, 如果选取 $M = 2^{k}$, 则P和S的值可 以从动态分频比N. b_{-1} + 0. 5y[n]的二进制编码直 接得到, 即:

$$\begin{cases} P = d_{n-1}2^{n-1-k} + d_{n-2}2^{n-2-k} + \dots + d_k \\ S = d_{k-1}2^k + \dots + d_02 + d_{-1} \end{cases}$$
(5)

这种对P和S编程的方式,除了所有编程方式 都会用到的加法外,没有其它额外的运算,实现相当 灵活,唯一的要求是 $M = 2^k$ 。这种思想由文献[4]提 出,文中针对0.5分频步长作了详细的推导。

3 模块设计

3.1 4/4.5 预分频器

4/4.5 双模预分频器^[5],其结构如图3所示。其中 mod 是模式控制信号,当mod 信号为高时,预分频 器工作在4.5分频模式;当mod 信号为低时,预分频 器工作在4分频模式。



图 3 4/4.5 预分频器电路 Fig. 3 4/4.5 prescaler schematic

该电路由锁存器(latch)、多路选择器(mux)和 其它逻辑电路组成,它具有双沿触发特性,对这类电 路的分析采用文献[6]的方法。锁存器具有保持和透 明两种状态,处于透明状态的锁存器是被驱动的, mux 总是选择保持状态提供给输出。根据保持状态 的不同,锁存器分为两类,时钟为高电平时处于保持 状态的,称为P 类锁存器,它的保持状态称为P 类状 态;反之,时钟为低电平时处于保持状态的,称为 Q 类锁存器,它的保持状态称为Q 类状态。因为是不同 锁存器的输出, P 类状态和Q 类状态的编码可以相 同。在图3 中,当时钟为高电平时, P1P2P3P4P5 决定 系统的状态,当时钟为低电平时, Q1Q2Q3Q4Q5 决定 系统的状态。

锁存器的激励方程如(6)式所示:

其中 *印*表示时钟为高电平, ⁹表示时钟为低电平。根据激励方程, 得到4 分频和4.5 分频模式下的状态转 换图如图 4(a) -(d) 所示。

 有标出,对代码相同的P 类和Q 类冗余状态,只标出 了一种,但也代表了全部的情况。因为从激励方程可 以看到,P 类到Q 类和Q 类到P 类的状态转换是完 全一致的,它们总是对偶出现,只要给出其中一种转 换,就可以推得另外一种。无论是4 分频还是4.5 分 频,都存在不正常的循环,通过观察图4 可以发现, 在正常的循环中,P1P2P3P4(或 Q1Q2Q3Q4)中0 和1 的分布都是连续的,不存在010或 101 这样的序列, 而在不正常的循环中,均存在这样的序列,因此,一





- 图4 (a) 4.5分频正常工作的状态转换图;(b) 4.5分频
 不正常工作的状态转换图;(c) 4分频正常工作的
 状态转换图;(d) 4分频不正常工作的状态转换图
- 图 4 (a) Normal states diagram in divide-by-4. 5 mode; (b) Abnormal states diagram in divide-by-4. 5 mode; (c) Normal states diagram in divide-by-4 mode; (d) Abnormal states diagram in divide-by-4 mode

旦分频器进入正常的循环,就会一直正常工作,不会 进入不正常的循环。而 mod= 1 时, P_1P_2 = 11(或 Q_1Q_2 = 11)一定在正常的循环中,只要设置初始状 态mod= 1, P_1P_2 = 11, Q_1Q_2 = 11, 就可以保证4/4.5 分频器正常工作。

3.2 同步电路

异步电路的抖动可以逐级累加,如果在异步电路之后再接一级由高频信号同步的电路,则可将抖动大幅降低,因为只有同步电路的抖动会影响输出^[7]。由图2可以看到,分频器是异步电路,因此可以利用同步电路来降低相位噪声。图5是同步电路的结构,为了配合4/4.5分频器的双沿触发特性,它同样设计成双沿驱动。通过同步电路后,低频的分频器输出信号被高频的VCO输出信号所同步,图5右图给出了它的输入输出波形。



图5 同步电路及其输出波形

© 1994-2011 China Academic Journal Electronic Publishing is Ious Synchrongins reserved. and timing diagramki.net

3.3 CML 锁存器

预分频器和同步电路都工作在最高频率,必须 使用高速的锁存器。文中采用的锁存器基于CML (Current mode logic)电路,如图6所示。为了获得更 高的速度,采用无尾电流源的结构。预分频器中的一 些与非门等组合逻辑,被嵌入到锁存器中,以进一步 提高工作频率,如图6左图所示。当输入时钟的摆幅 为零而只加直流偏置时,CML 锁存器组成的分频器 具有自激特性,存在自激频率fso。在设计时,最好使 分频器的最高输出工作频率小于 f so。



图6 Latch 电路 Fig. 6 Latch schematic

3.4 ∑∧ 调制器

采用三阶单环前馈型 $\Sigma\Delta$ 调制器^[8],其z域模形 如图7所示。



Fig. 7 3-order delta-sigma modulator

该调制器的输出整数在[- 1,2]之间变化,数据 分布较窄,可以避免因频繁的开启、关闭电荷泵而引 起的衬底噪声注入。

3.5 频综架构

设计的分频器应用于一个宽带的分数分频频率 综合器中,图8是整个频综的系统框图。除文中设计 的分频器之外,该频率综合器还包括鉴频鉴相器、全 差分电荷泵和环路滤波器、电感电容压控振荡器 (LC VCO)以及自动频率控制电路(AFC)。其中, VCO 由开关电容阵列分成 256 个连续的子带, 以同 时得到货输出频率范围和低Wco¹增器社 ElectroniePublishing House. All rights reserved. http://www.cnki.net



Fig. 8 System architecture

路负责寻找所需的子带^[5,9]。当开关S2闭合时,S1 断开, VCO 控制电压连接到固定参考电压 Vref上, AFC 电路工作,寻找所需的子带,相当于粗调谐。 AFC 电路工作结束后, S2 断开S1 闭合, VCO 控制 电压连接到环路滤波器的输出上,闭合环路开始工 作,相当干细调谐。频率综合器的所有模块均集成在 同一块芯片上。

测试结果 4

设计的分频器同频综中其它模块一起在SMIC 0.18 μm RF 工艺下流片,芯片照片如图9 所示,包 含pad 和ESD 在内总面积为1.47 mm×1 mm。电源 电压为 1.8 V, 消耗电流为 16 mA。输入参考时钟频 率为25 M Hz 时,测试的输出频率范围是1.2~2.1 GHz。测得的10kHz 频偏处的带内相位噪声均小于 - 97 dBc/Hz, 1 MHz 频偏处的带外相位噪声均小 于- 124 dBc/Hz。当输出1.516 GHz 信号时,测试的 相位噪声曲线如图 10 所示。



图9 芯片照片 Fig. 9 Microphotograph of the chip

图 11 是输出 1.5 GHz 信号时,测试的输出功率 谱密度曲线,可以看到在 25 MHz 处的参考杂散为



图 10 1.516 GHz 信号的相位噪声测试结果

Fig. 10 $\,$ M easured phase noise at 1.516 GHz $\,$





5 结 论

利用线性模型分析推导了小数频率综合器中量 化噪声对相位噪声的作用,提出了量化噪声抑制技 术,应用这种技术实现了一款应用于小数频率综合 器中的小数分频器。应用一种非常简单的编程方式 实现了 $\Sigma\Delta$ 调制器和分频器的配合。分频器采用同步 技术来消除异步特性引起的累积噪声。包含该分频 器的整个频综在SMIC 0. 18 μ m RF 工艺下流片。测 得的 10 kHz 频偏处的带内相位噪声均小于-124 dBc/Hz。在1.8 V 的电源电压下,消耗的电流为 16 mA。

参考文献

- [1] 刘深渊,杨清渊. 锁相环路[M]. 台湾: 沧海书局, 2006: 154-158.
- [2] Yang Yuche, Yu Shih-An, Tang Tao, et al. A quantization noise suppression technique for $\Delta\Sigma$ fractional-N frequency synthesizers [J]. IEEE J Solid-state Circuits, 2006, 41(11): 2500-2511.
- [3] Galton I. Delta-Sigma fractional-N phase locked loops
 [C]. B. Razavi. Phase-Locking in High Performance
 Systems: From Devices to Architectures, Piscataway,
 New York: Wiley IEEE Press, 2003: 23-33.
- [4] 卢磊, 闵昊, 唐长文. 一种应用于分数分频频率合成器的脉冲吞计数器[P]. 申请号: 200910050627. 7.
- [5] Lu Lei, Gong Zhichao, Liao Youchun, et al. A 975-to-1960 MHz fast-locking fractional-N synthesizer with adaptive bandwidth control and 4/4.5 prescalar for digital TV tuners[C]. ISSCC Dig Tech Papers, 2009: 396-398.
- [6] John Rogers, Calvin Plett, Foster Dai. Integrated Circuit Design for High-Speed Frequency Synthesis[M]. Artech House, 2006: 153-155.
- [7] Levantino S, Romanò L, Pellerano S, et al. Phase noise in digital frequency dividers [J]. IEEE J Solidstate Circuits, 2004, 39(5): 775-784.
- [8] Rhee W, Song B S, Ali A. A 1.1-GHz CMOS fractional-N frequency synthesizer with a 3-b third-order ΔΣ modulator[J]. IEEE J Solid-state Circuits, 2000, 35(10):1453-1460.
- [9] Lu Lei, Chen Jinghong, Yuan Lu, et al. An 18-mW 1.175-2-GHz frequency synthesizer with constant bandwidth for DVB-T tuners[J]. Trans on Microwave and Techniques, 2009, 57(4):928-937.



黄兆磊(Huang Zhaolei) 男,山东人,
1982年生,2005年6月年毕业于厦门大
学物理系,现为复旦大学ASIC国家重点
实验室硕士研究生,主要从事射频和模
拟集成电路方面的研究。