文章编号: 1004-3365(2001)06-0451-04

一种高速直接数字频率合成器及其 FPGA 实现

唐长文, 闵 吴

(复旦大学 专用集成电路与系统国家实验室,上海 200433)

摘 要: 介绍了一种用于QAM 调制和解调的直接数字频率合成器,该电路同时输出 10 位正弦 和余弦两种波形,系统时钟频率为 50 M Hz,信号的谐波小于-72 dB。输出信号的范围为DC 到 25 M Hz,信号频率步长为 0.0116 Hz,相应的转换速度为 20 ns,建立时间延迟为 4 个时钟。直接数字 合成器 (DDFS) 采用一种有效查找表的方式生成正弦函数,为了降低 ROM 的大小,采用了 1/8 正 弦波形函数压缩算法。直接数字频率合成器的数字部分由 X ilinx FPGA 实现,最后通过数模转换 器输出。 关键词: 数字频率合成器,锁相环;现场可编程逻辑阵列;查找表;只读存储器 中图分类号: TN 431.2

A D irect D igital Frequency Synthesizer Implemented with FPGA

TANG Zhangwen, M N Hao

(State Key Laboratory of ASIC & Systems, Fudan Univ., Shanghai 200433, P. R. China)

Abstract A direct digital frequency synthesizer (DDFS) used for QAM modulation and demodulation is presented, which synthesizes a 10-b output sine and cosine wave with a spectral purity of - 70 dB at 50M Hz. The synthesizer covers a bandw idth from dc to 25M Hz in 0.0116 Hz step with a corresponding sw itching speed of 20 ns and a tuning latency of 4 clock cycles. An efficient look-up table method for calculating the sine function is used, and a compressed algorithm that only calculates 1/8 sine function is employed to reduce the volume of ROM. The whole digital system is implemented with Xilinx FPGA, and the digital signals are output through two D/A converters.

Key words Digital frequency synthesizer; Phase locked bop; FPGA; Look up table; ROM **EEACC**: 1265

1 引 言

传统的宽带频率合成器采用锁相环结构。直接 数字频率合成器比锁相环结构具有更多的优点:建 立时间快、转换时间快,频率精度高、频率纯度高、频 带宽等。因此,直接数字频率合成技术在 CDMA 数 字蜂窝电话、宽带无线LAN 网、HDTV 中得到广泛 的应用。特别地,随着模数转换器 (ADC)¹¹技术的 发展,使得直接数字频率合成更适合 RF 应用,如图 1 QAM 调制和图 2 QAM 解调。



图1 QAM 调制

收稿日期: 2001-01-19; **定稿日期**: 2001-04-05

© 1995-2004 Tsinghua Tongfang Optical Disc Co., Ltd. All rights reserved.



图 2 QAM 解调

本文的直接数字频率合成器核心采用的结构最 先由 Tieney, Rader 和 Gold 提出^[2], 如图 3 所示。它 利用可溢出的L 位累加器(或称相位累加器)产生 正弦函数的相位变量。相位累加器每溢出一次, 就代 表正弦波形一个周期。相位累加器每溢出一次, 就代 表正弦波形一个周期。相位累加器每溢出一次, 就代 表正弦波形一个周期。相位累加器每溢出一次, 就代 表正弦波形一个周期。相位累加器每溢出一次, 就代 表正弦波形一个周期。相位累加器每溢出一次, 就代 为率结定有正弦采样值的 ROM 查找表。这种 频率合成方法可以在不增加 ROM 查找表容量的情 况下, 获得高的频率精度。相位累加器每增加一位, 频率精度就提高 2 倍。直接数字频率合成器的输出 频率 f out可以由下式确定:

$$f_{\text{out}} = \frac{f_{\text{clk}} \cdot \text{FCW}}{2^L} \tag{1}$$

其中, FCW 为频率控制字, f_{ck} 为时钟频率, *L* 为相位累加器的字长。最小频率精度 Δf 为:



图 3 直接数字频率合成器结构

在本文DDFS 核设计中,相位累加器字长为 32 位,最高时钟频率是 50 MHz。因此,最小频率精度 为 0.0116 Hz。两个频率之间的转换时间为一个时 钟,对于 50 MHz 时钟,转换时间为 20 ns。

ROM 查找表输出的数字正弦采样值通过D/A 转换器产生量化的模拟正弦波形,再通过低通滤波 器去除高频分量,得到频率精度高的正弦波形输出。 当直接数字频率合成器产生的频率接近 1/2 时钟频 率时,第一级谐波很难滤除。在实际中,直接数字频 率合成的频率限制在 40% 时钟频率以内。

2 结构设计

2.1 **有限字长效应**

直接数字频率合成特性的优化主要在于有限字 长和正弦函数计算方法两方面^[4]。图 4 所示的功能 块显示了三种基本的噪声源。它们分别是相位累加 器截断 P(n)、输出幅度量化A(n)和正弦函数压缩 误差 $G(\cdot)$ 。影响频率纯度的最主要误差源是相位 截断。一种相位累加器的简单优化如图 5 所示,它能 够降低谐波幅度 3 dB 左右,同时在频率转换时,减 小输出频谱对累加器中值的依赖。而且,优化结构使 得相位累加器字长近似变为L + 1。







图 5 累加器的简单优化

相位累加器优化结构的唯一缺点是在直接数字 频率合成的输出信号的频率中,引入了 f ck/2^{L+1}的 相位偏移量。然而对于字长为 32 位,时钟频率为 50 MHz 的相位累加器,其偏移量只有 0.0058 Hz,在大 多数应用中是可以忽略的。

2.2 正弦函数计算

直接实现正弦函数需要 2¹² × 10 b ROM。 读取 大容量的 ROM 会降低系统速度, 因此, 有必要采用 正弦 ROM 压缩技术^[3,4]。

2.2.1 正弦函数 ROM 查找表的取法

常用的一种技术是只存储 π/2 弧度的正弦采样 点, 然后, 利用正弦函数的 1/4 波形对称性, 产生整个 2π弧度的正弦采样点。当用相位累加器的最高两位代 表正弦函数的象限, 则最高位表示符号, 次高位表示相 位在 0- π/2 是增加还是减小, 如图 6 所示。在大多数 直接数字频率合成实现中, 数字都是两进制补码形 式^[5]。因此, ROM 查找表的输入必须采用 1/4 相位的 绝对值, 并且输出要乘以- 1。这样, 在求补的时候就会 引入 1/2 L SB 的失调, 如图 7、图 8 所示。本文采用一 进制补码代替两进制补码, 它不会引入误差。正弦采样 点的相位和幅度的 1/2 L SB 失调是在生成 ROM 查找 表时进行补偿的。这样, 同时也节省了硬件, 因为一进 制补码可以通过一组异或门来实现。



图 6 采用对称结构的直接数字频率合成器



2.2.2 ROM 的压缩

本文设计将正弦函数 ROM 分为粗采样点 ROM 和细采样点 ROM。假定A+B+C 是相位地 址的总位数,A 为最高几位,B 为次高几位,C 为最 低几位。因此,粗采样点 ROM 有 2^{A+B} 个采样点,细 采样点 ROM 有 2^{A+C} 个采样点。根据文献[6]的结论 可知,当A=4,B=3,C=3时,是最优划分。粗采样 点 ROM 的输出字长为9位,细采样点 ROM 的输 出字长为3位,则 2^{12} ×10b 正弦采样点压缩到 2^6 × 9b 粗采样点 ROM 和 2^6 ×3b 细采样点 ROM,其 压缩比为 160 3,如图9所示。





2.2.3 正交输出:正弦和余弦输出

直接数字频率合成器典型结构采用正弦函数四 象限对称的特性来降低 ROM 的存储大小。因此, ROM 中只存储了 0~ π/2 范围内的正弦采用值。相 位累加器的次高位用来判断象限,将正弦波形合成 到 0~ π范围;最高位作为符号位,将正弦波形合成 到 0~ 2π范围,对于余弦波形,符号位是由最高位与 次高位异或得到,因为余弦波形比正弦波形提前 π/ 2相位。

对于正交输出, 最简单的方法^[7]就是分别存储 正弦和余弦波形的 0~ $\pi/2$ 范围的采样值。这样, 需 要两倍于所需要的 ROM 大小。由于正弦函数在 0 ~ $\pi/4$ 范围的采样值与余弦函数在 $\pi/4$ ~ $\pi/2$ 范围的 值是对称的, 因此, 只需要存储正弦和余弦在 0~ $\pi/4$ 4 范围内的采样值。这样, 存储大小将减小一半。相 位累加器的次次高位可以在 0~ $\pi/4$ 和 $\pi/4$ ~ $\pi/2$ 之 间选择。实际电路实现时, 次次高位是与次高位异或 产生这个信号的。另外, 为了完成正交输出, 还要增 加两个 2: 1 MUX 电路。上述电路如图 10 所示。



图 10 正弦 余弦对称优化存储结构

2.3 调制方式

直接数字频率合成器的调制方式包括:频率调 制,相位调制,正交幅度调制。频率调制通过直接控 制频率控制字(FCW)得到,不需要增加任何硬件。 相位调制是通过在查找ROM 查找表之前引入一个 相位偏移量实现的,这样会增加一个加法阶段。相位 调制位数为8位,最小相移为2π/2⁸ 1.41°,正交调 制必须增加两个乘法器和一个加法器,如图11所 示。I分量和Q分量为10位,正弦和余弦也是10 位,因此,乘法器为10位×10位;加法器为19位+ 19位,输出为10位。



图 11 直接数字频率合成器调制方式

3 电路设计及仿真

经过上述结构设计,得到了顶层电路结构。整个 电路采用VHDL 硬件描述语言描述的Datapath 结

^{© 1995-2004} Tsinghua Tongfang Optical Disc Co., Ltd. All rights reserved.

构, 内部引入了4级流水线。正弦采样值ROM, 由 于容量比较小, 采用组合逻辑生成。综合结果表明, 能够达到系统50MHz要求。电路仿真结果如图12 所示。

454



图 12 电路仿真波形图

前半部分是频率为 6.63 MHz 的正弦和余弦 波, 频率控制字 FCW = 21F07BD 6H, 相位控制字 Phase= 00H; 后半部分是频率为 8.21 MHz 的正弦 和余弦波, 频率控制字 FCW = 2A 098A CBH, 相位控 制字 Phase= 80 H。图 13 是上述信号的 FFT 频谱, 谐波幅度小于- 72 dB。



图 13 FFT 频谱

将综合好的 edif 电路网表文件输入到后端 FPGA 厂商Xilinx 的 Foundation 软件,进行布局和 布线,生成二进制流文件。其结果如表 1 所示。

化1 使什场口知术	
硬件芯片	XC4010XL PC84-3
资源	140 CLB
等效门数	8318 []
最高工作频率	54. 514 M H z

主1 西州炉合姓田

4 电路测试

测试电路板主要包括: FPGA 芯片



作者简介: 唐长文(1977—), 男, 1999 年毕业于复旦大学, 获电路与系统专业学士学位, 现为复旦大学专用集成电路与系统国家重点实验室硕士研究生, 研究方向为专用集成电路设计、数字信号处理系统设计、数字信号算法 FPGA 结构实现等, 目前正在研制单片多制式数字视频编码器系统。

XC4010XL PC84 A /D 转换器 ADV 7128、下载电路 和电源电路四个部分。其中的数字输出可以输出到 板上的 SRAM 芯片中, 然后上载到计算机进行数字 信号分析; 模拟输出则通过 HP 示波器测试。

数字信号测试表明,电路实际工作时的结果与 仿真结果完全一致。

5 结 论

本文介绍了一种用于QAM 调制和解调的高速 直接数字频率合成器。对整个系统在结构方面进行 了优化:考虑了有限字长效应;利用正弦和余弦的对 称性,大大降低了ROM 的容量;提出了系统的几种 调制方式:频率调制、相位调制和正交幅度调制。整 个系统通过VHDL 语言描述,采用Xilinx FPGA 硬 件实现,最后,还进行了硬件测试。系统时钟频率为 50MHz,信号的谐波小于-72 dB。输出信号的范围 为DC 到 25 MHz,信号频率步长为 0.0116 Hz,相 应的转换速度为 20 ns,建立时间延迟为 4 个时钟。

参考文献

- [1] CMOS 80 MHz, 10-bit video DAC ADV 7128 [Z].
 A nalog Devices Data Sheet
- [2] Tierney J, Rader C M, Gold B. A digital frequency synthesizer [J] IEEE Trans Audio Electroacoust, 1971; 19: 48-57.
- [3] Sutherland D A, Strauch R A, Wharfield S S, et, al CMOS/SOS frequency synthesizer LSI circuit for spectrum communications [J] IEEE J Sol Sta Circ, 1984; 19(8): 497-505
- [4] Nicholas H T, Samueli H. A 150 M Hz direct digital frequency synthesizer in 1. 25-µm CMOS with-90dBc spurious perform ance[J] IEEE J Sol Sta Circ, 1991; 26(12): 1959-1969.
- [5] Vankka, Waltari M, Kosunen M, et al A direct digital synthesizer with an on-chip D/A-converter
 [J] IEEE J Sol Sta Circ, 1998; 33(2): 218-227.
- [6] Nicholas H T, Samueli H, Kim B. The optimization of direct digital frequency synthesizer performance in the presence of finite word length effects [A]. Proc 43rd Annu Frequency Control Symp [C]. 1988 357-363.
- [7] Tan K, Samueli H. A 200 M Hz quadrature digital synthesizer /m ixer in 0 8-µm CMOS [J]. IEEE J Sol Sta Circ, 1995; 30(3): 193-200

© 1995-2004 Tsinghua Tongfang Optical Disc Co., Ltd. All rights reserved.

7